(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開平11-122532

(43)公開日 平成11年(1999)4月30日

(51) Int.C1.8	識別記号	FΙ	
H 0 4 N 5/335		H 0 4 N 5/33	5 E
HO1L 27/146		HO1L 27/14	A

審査請求 未請求 請求項の数14 OL (全 13 頁)


		每旦明八	木明水 明水块(V数14 OL (主 13 具)
(21)出願番号	特願平9-261208	(71)出願人	000002185
			ソニー株式会社
(22)出願日	平成9年(1997)9月26日		東京都品川区北品川6丁目7番35号
		(72)発明者	米本 和也
(31)優先権主張番号	特願平9-54356		東京都品川区北品川6丁目7番35号 ソニ
(32)優先日	平 9 (1997) 3 月10日		一株式会社内
(33)優先権主張国	日本(JP)	(72)発明者	鈴木 亮司
(31)優先権主張番号	特願平9-220265		東京都品川区北島川6丁目7番35号 ソニ
(32)優先日	平 9 (1997) 8 月15日		一株式会社内
(33)優先権主張国	日本 (JP)	(74)代理人	
		1	

(54) 【発明の名称】 固体振像素子およびその駆動方法

(57)【要約】

【課題】 単位画素ごとの特性のパラツキに起因する固定パターンノイズのみならず、垂直に相関を持つ経筋状の固定パターンノイズをも抑圧できることが望まれている。

【解決手段】 フォトダイオード11、F D競み出しM のSトランジスタ12、F DアンブMOSトランジスタ 13、F DリセットMOSトランジスタ14 および垂直 選択MOSトランジスタ15からなる単位画来16が行 列状に配置されてなる増幅型固体撮像素子において、 平走査回塞24から出力される水平リセットバルス φ H $R_{\rm IR}$ をF DリセットMOSトランジスタ14のゲート電 極に印加して1画素信号を出力するごとに各画素16の FD D りセットする。



【特許請求の範囲】

【請求項 1】 行列状に配置された単位画表が、光電変 検索子と、前記光電変換案子から転送される信号電荷を 蓄積する蓄積部を有し、当該蓄積部の信号電荷を電気信 号に変換する増幅素子と、前記増幅素子からの画素信号 を選択別に垂直信号線に出力する選択スイッチとを具備 してなる固体機業子であって

単位画素の各々において画素信号を出力するごとに各増 幅素子の蓄積部をリセットするリセット回路を備えたこ とを特徴とする固体撮像素子。

【請求項2】 前記リセット回路は、単位画素の各々を 列選択するための水平走査回路であることを特徴とする 請求項1記載の固体撮像素子。

【請求項3】 前記リセット回路は、画素信号を読み出 す直前にリセット動作を行うことを特徴とする請求項1 記載の固体撮像素子。

[請求項4] 前記垂直信号線と水平信号線との間に、 前記垂直信号線に導出された前記リセット回路によるリ セット前の信号とリセット後の信号とを共通に出力する 水平選択スイッチを備えたことを特徴とする請求項1記 載の固体提像素子。

【請求項5】 前記水平選択スイッチによって前記水平 信号線に出力されたリセット前の信号とリセット後の信 号のそれぞれの差分をとる差分回路を備えたことを特徴 とする請求項 4 記載の固体撮像素子。

【請求項6】 前記差分回路は、相関二重サンプリング 回路であることを特徴とする請求項5記載の固体撮像素 子。

【請求項7】 前記光電変換素子は、埋め込みフォトダイオードからなることを特徴とする請求項1記載の固体 撮像素子。

【請求項8】 単位画素の各々を行選択するための垂直 走査回路を有し、

前記垂直走査回路は、垂直選択走査バルスおよび垂直読 み出し走査バルスの2種類の垂直走査バルスを別々の信 号線を介して単位画素に与えるとともに、2種類の垂直 走査バルスのタイミング関係を任意に設定可能であるこ とを特徴とする請求項1記載の固体撮像素子。

【請求項9】 前記水平走索回路は、前記光電変換条子 から前記審積部へ信号電荷を読み出すための読み出し走 査バルスを順次出力し、1列前の読み出しタイミングで の読み出し走索バルスによって各単位画素の蓄積部のリ セット動作を行うことを特徴とする請求項2記載の固体 提像案子。

【請求項10】 前記光電変換素子から前記蓄積部へ信 号電荷を読み出す読み出しゲート部は、前記光電変換素 子の過剰信号電荷のオーパーフロー動作を兼ねることを 特徴とする請求項1記載の固体指像素子。 前記読み出しゲート部のボテンシャルが、前記光電変換 素子の素子分離領域のボテンシャルよりも高い電位に設 定されていることを特徴とする請求項10記載の固体機 像素子。

【請求項12】 前記光電変換素子が電子を信号電荷と して蓄積する場合において、

前記蓄積部をリセットするリセットゲート部のボテンシャルが、前記読み出しゲート部のボテンシャルよりも高い電位に設定されていることを特徴とする請求項10記載の固体提像素子。

[請求項13] 行列状に配置された単位画素が、光電 変換素子と、前記光電変換素子から転送される信号電荷 を蓄積する蓄積部を有し、当該蓄積部の信号電荷を電気 信号に変換する増編素子と、前記増編素子からの画素信 号を選択的に垂直信号線に出力する選択スイッチとを具 備してなる個体爆像素子において、

単位画素の各々において画素信号を出力するごとに各増 幅素子の蓄積部をリセットし、

単位画素の各々からリセット前の信号とリセット後の信号とを導出しかつ共通の伝送路を経由して伝送し、

しかる後リセット前の信号とリセット後の信号のそれぞれの差分をとることを特徴とする固体撮像素子の駆動方 は

【請求項14】 単位画素の各々において各増幅素子の 蓄積部のリセット動作を画素信号を読み出す直前に行う ことを特徴とする請求項13記載の固体機像素子の駆動 方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、固体提像素子およびその駆動方法に関し、特に増橋機能を持つ単位画素が 行列状に配置されてなるMOS型イメージセンサなどの 増幅型固体援像素子およびその駆動方法に関する。 【0002】

【従来の技術】従来、この種の増幅型固体操像素子として、図12に示す構成のものが知られている。すなわち、図12において、フォトダイオード101、FD(FloatingDiffusion)読み出しMOSトランジスタ102、FDアンプMOSトランジスタ103、FDリセットMOSトランジスタ105によって単位画素106が構成され、FD読み出しMOSトランジスタ102のゲート電極が重直読み出し続107に、FDリセットMOSトランジスタ102のゲート電極が重直洗の出し続107に、FDリセットMOSトランジスタ102のゲート電極が重直波形MOSトランジスタ105のゲート電極が重直選択MOSトランジスタ105のゲート電極が重直選択MOSトランジスタ105のゲート電極が重直選択MOSトランジスタ105のゲート電極が重直選択MOSトランジスタ105のゲート電極が重点冒機1100一機と大平信号でいる。

113から出力される3種類の垂直生産が以スタV 5n, のVTn, のVRにより各行ごとに画素の動作が 制御され、列選択をする水平走査回路114から出力さ れる水平走家が以スタ中1時により制御される水平選択M OSトランジスタ112を介して画素信号が水平信号線 111に出力される。その際、光電変換によってフォト ダイオード101に蓄積された信号電荷が、FDアンプ MOSトランジスタ103によって信号電流に変換され で撮像業子の出力信号として機制される。

[0004]

【発明が解決しようとする課題】しかしながら、上記構成の従来の増製型園体撮像来子では、各国素を構成する 能動素子、主にFPアンプMOSトランジスタの 特性の画素ごとのパラツキ、特にMOSトランジスタの Vth (駅値) パラツキがそのまま撮像来子の出力信号と に乗ってきてしまう。この特性のパラツキは、画家では に固定の値を持つため、画面上に固定パターンノイズ (FPN; Fixed Patern Noise) として現れる。この固定パターンノイズを抑圧するためには、デバイスの幹面 にプレームンモリやラインメモリを用いたノズ除五回 路を設けて画素の特性のパラツキに起因するノイズ成分 を除去する必要があり、したがってカメラシステムとしては、ノイズ除去回路を外付けとする分だけ規模が大き くなってしまう。

【0005】 これに対し、固定パターンノイズをデバイスの内部で抑圧できるようにした増幅型固体損像素子として、図13に示す構成のものが考えられる。この増幅型固体損像素子においては、単位画素106の構成は図12と同じであるが、各画素106の特性のパラツキに起因する固定パターンノイズを抑圧するための水平出力回路115を膨大、この水平出力回路115で画素106の読み出し前後(リセット前後)の信号の差分をとる処理を行うようにしている点が違う。

【0006] 図13において、垂直信号線110とグランドとの間には、FDアンプMO5トランジスタ103 のソースフォロワ動作の負荷として働く負荷MO5トランジスタ116が接続されている。また、垂直信号線110には、一対の信号スイッチMO5トランジスタ117,117′の各一方の主電極が接続されている。この一対の信号スイッチMO5トランジスタ117,117′の各他方の主電極が接続されている。この一対の信号スイッチMO5トランジスタ117,117′の各他方の主電極とグランドとの間には、一対の信号保持キャバシタ118,118′がそれぞれ接続されている。

【0007】また、一対の信号スイッチMのSトランジスタ117,117'の各他方の主電極と一対の水平信 号線111,111'との間には、一対の水平選択MO Sトランジスタ112,112'がそれぞれ接続されている。一対の水平医門1111111には、差動ア [0008]上記構成の増幅型固体指標素子において は、 画素リセット前とリセット後のそれぞれの信号が、 信号スイッチMOSトランジスタ117、117'を介 して信号保持キャパシタ118、118'に保持され、 水平選択MOSトランジスタ112、112'および水 年信号線11、111'を介して差動アンブ119に 供給される。そして、差動アンブ119において、画素 リセット前とリセット後のそれぞれの信号の差分がとら れることにより、単位画素ことの特性のパラッキに起因 する固定パターンノイズが除去される。

【0099】しかしながら、上記構成の増幅型固体場像素子では、単位面素ごとの特性のパラツキに起因する固定パターンノイズについては抑圧することはできるものの、画素リセット前とリセット後のそれぞれの信号が別々の信号経路を通って差動アンブ119に至ることから、一対の信号スイッチMOSトランジスタ117、17、や一対の水平選択MOSトランジスタ117、12、0特性のパラツキが、垂直に相関を予つ解析状の固定パターンノイズとして画面上に現れることになる。したがって、この構成の場合にも、縦筋状の固定パターンノイズを抑圧するための補正回路がデバイスの外部に必要となる。

[0010] 本発明は、上野腰間に絡みてなされたものであり、その目的とするととろは、単位画素ごとの特性のパラツキに起因する固定パターンノイズのみならず、縦筋状の固定パターンノイズをもデバイス内部で抑圧可能な増幅型面が接像素子およびその駆動方法を提供することにある。

[0011]

【課題を解決するための手段】本発明による間依据像素 子は、行列状に配置された単位画素が、光電変換素子 と、この光空変換素子から転送される信号電荷を蓄積す る蓄積部を有し、当該蓄積部の信号電荷を電気信号に変 換する増幅素子と、この増幅素子からの画素信号を選択 的に重適信号級に因力する選択イッチとを帰還、単 位画素の各々において画素信号を出力することに各増幅 素子の蓄積間をリセットするリセット回路を備えた構成 となっている。

[0012] 本発明による駆動方法は、上記構成の固体 機像素子において、単位画業の各々で画素信号を出力す るごとに名機幅素子の蓄積部をリセットし、単位画素の 各々からリセット前の信号とリセット後の信号とを導出 しかつ共通の伝送路を軽由して伝送し、しかる後リセッ ト前の信号とリセット後の信号のそれぞれの差分をとる ようにする。

【0013】上記構成の固体撮像素子の単位画素の各々において、画素信号を出力するごとに各増幅素子の蓄積部をリセットすることで、各単位画素からはリセット前

ノイズが、各画素の増幅素子からオフセット成分として 発生することから、リセット前とリセット後の信号の差 分をとることで、ノイズ成分をキャンセルできる。ま た、リセット前とリセット後の信号を垂直信号線から水 平信号線へ同一の信号経路を経由して出力することで、 垂信は相関を持つ縦筋状のノイズ成分も原理的に発生し ない。

[0014]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。

【0015】図1は、本発明の第1実施形態を示す構成 図である。図1において、単位画素16は、光電変換素 子であるフォトダイオード11、FD読み出しMOSトラ シジスタ12、増幅素子であるFDアンブMOSトラ ンジスタ13、FDリセットMOSトランジスタ14お よび選択業子である垂直選択MOSトランジスタ14お よび選択業子である垂直選択MOSトランジスタ15に よって構成され、行列状に2次元配置されている。な あ、図面上においては、簡略化のため、n行-m列目の 単位画素16のみを示している。

【0016】 この単位画素16において、FD読み出し MOSトランジスタ12のゲート電極が垂直読み出し線 17に、FDリセットMOSトランジスタ14のゲート 電極が水平リセット線18に、垂直選択MOSトランジ スタ15のゲート電極が垂直選択線19に、垂直選択M OSトランジスタ15のソース電極が垂直信号線20に それぞれ接続されている。また、垂直信号線20の一端 と水平信号線21との間には、水平選択MOSトランジ スタ22が接続されている。

【0017】また、行選択のための垂直走査回路23および列環状のための水平走接回路24が設けられているのが見たして、垂直走査回路23から出力される垂直読み出し違がルスφVFnが垂直透み出し線17に、垂直選択走査バルスφVFnが垂直選択線19にそれぞれ印加される。水平走査回路24から出力される水平リセットパルスφHFnが水平選択NOSトランジスタ22のゲート電極にそれぞれ印加される。すなわち、水平走査回路24が、水平リセットバルスφHFnを発生するリセット回路を兼ねることにより、回路構成の簡略化を図っている。

【0018】水平信号線21の出力端側には、画素リセット前とリセット後のそれぞれの信号の差分をとる差分 回路として、例えば回路構成が簡単な相関二重サンプリング回路(以下、CDS(Gorrelated Double Sampling) 回路と称する)25が設けられている。このCDS回路 25の具体的な回路構成およびその回路動作について は、後で詳細に説明する。CDS回路25の出力端は、 本提像業子の出力端子26に接続されている。 ートを用いて説明する。

【0020】先ず、光電変換によってフォトダイオード 11に蓄積された信号電荷(電子)は、垂直走査回路2 3から垂直読み出し走査パルスのVTn(のVT1.

…, φ V T π, φ V T π+1, …, φ V T N) が出力され、各画来行ごとにFD読み出しMOSトランジスタ1 2 が順に脚連することにより、FD(MOSトランジスタ1 2 のドレイン電極=フォトダイオード1 1 と反対側の主電側に転送される。フォトダイオード1 1 からFDへの信号電荷の転送は水平ブランキング(H・BLK)期間中に行われる。

[0021] FDに信号電荷が転送されることで、FD の電位が変化する。このFDの信号電圧は、FDにゲート電極が接続されたFDアンプMOSトランジスタ13 によって信号電流に変換される。そして、水平映像期間に入ると、垂直走査回路23から垂直遊択走査パルスタッ VS $_{\rm N}$ のが出力され、垂直選択MOSトランジスタ15 が導通状態になることにより、信号電流が垂直信号線20に現れる。

【0022】この水平映像期間中に、水平走査回路24 から水平選択走査パルスφHSm (φHS1, ···, φH Sm , φHSm+1 , ··· , φHSM) が出力され、水平選 択MOSトランジスタ22が導通状態になることによ り、垂直信号線20に現れた信号電流は、水平選択MO Sトランジスタ22を通して水平信号線21に流れ、こ の水平信号線21を経てCDS回路25に供給される。 【0023】その後すぐに、信号電流を出力したその同 一画素に対して、水平走査回路24から水平リセットパ $NZ\phi HR_m$ (ϕHR_1 , ..., ϕHR_m , ϕHR_{m+1} , …, φHRM) が出力され、FDリセットMOSトラン ジスタ14が導通状態になることにより、FDがリセッ トされる。この水平リセットパルスφHRm は、図2の タイミングチャートから明らかなように、水平選択走査 パルスφHSm の発生期間のほぼ中間で発生される。 【0024】したがって、水平リセットパルスのHRm の消滅後、即ちリセット後のFDの信号電荷がFDアン プMOSトランジスタ13によって信号電流に変換さ れ、その信号電流が垂直選択MOSトランジスタ15か ら垂直信号線20および水平選択MOSトランジスタ2 2を通して水平信号線21に流れ、この水平信号線21 を経てCDS回路25に供給される。

【0025】このように、1つの画素16に対して信号 助力→FDリセット→信号出力という一連の動作を、水 平走査回路24から水平リセットパルスのHRn および 水平選択走査パルスのHSn を出力することにより、同 一画素行について顔次行う。また、垂直走査回路23か ら垂直読み出し走査パルスのVTn および垂直選択走査 力される。

【0027】図3に、CDS回路25の具体的な回路構成の一例を示す。このCDS回路25は、入力端子31に入力端が接続された電流電圧変換回路32と、この電流電圧変換回路32と、この電流電圧変換回路32と、このクランブキャパシタ33と、このクランブキャパシタ33の他端に一方の主電極が接続されたサンブルホールドMOSトランジスタ35と、このサンブルホールドMOSトランジスタ35と、このサンブルホールドMOSトランジスタ35と、このサンブルホールドMOSトランジスタ35との他方の主電器とグランドとの間に接続されたサンブルホールドMOSトランジスタ35の他方の主電器とグランドとの間に接続されたサンブルホールドキャパシタ36と、サンブルホールドMOSトランジスタ35の他方の主電器と出力端子38との間に接続されてパッファアンブ37とから構成されている。

[0028] このCD 5回路25において、電流電圧変 換回路32は、入力端子31を介して供給される信号電 流を反転(一)入力とし、所定のバイアス電圧V b を非 反転(+)入力とする差動アンブ39と、この差動アン ブ39の反転入力端と出力端間に接続された帰還抵抗4 02からなり、信号電流を信号電圧変換する。クランプ がMOSトランジスタ34の他方の主電極にはクランプバルス φ C しがそれぞれ印加される。また、サンブルホールドMO 5トランジスタ35のゲート電極には、サンブルホール ドバルスのSHが印加される。

【0029】次に、上記構成のCDS回路25の回路動作について、図4のタイミングチャートを用いて説明する

[0030] 水平選択走査がルスφHSnが立ち上がる と、囲素がリセットされる前の信号電流 isigが入力 端子31に入力され、電流電圧変換回路32によって逆 の極性で信号電圧Vsigに変換される。この画素リセ ット前の信号電圧Vsigが出力されている期間に合わ セてクランプパルスφCLが立つ。すると、クランプM のSトランジスタ34が導通状態となり、クランプキャ パシタ33をクランプ電圧VcIにクランプする。

【0031】続いて、水平リセットパルスのHRmが立

ホールドバルスφSHが立ち、サンプルホールドMOSトランジスφ35が導通状態となることで、サンプルホールドキャパシタ36にサンプルホールドされ、相関二重サンプリングが行われる。このように、リセット前とリセット後の画素信号を使って相関二重サンプリングを行うことにより、主にFDアンプMOSトランジスタ13の特性のバラツキ成分を除去することができる。

[0032]上述したように、名画素16のFPのリセットを、1 画素の信号が出力されるとに行うようにするとともに、リセット前とリセットをの画素信号を使って相関二重サンブリングを行うようにしたことにより、画素の特性のパラツキに起因する固定パターンノイズおよび垂直信号線20に接続されたスイッチ素子(水平選択MのSトランズタ2)の特性のパラツキに起因する縦筋状の固定パターンノイズを抑圧できる。

[0033] すなわち、画来の特性のパラツキに起因する固定パターンノイズについては、画素16のFDアングMOSトランジスタ13からオフセット成分として発生するが、原理的に、画素リセット前とリセット後の信号を相関二重サンプリングすることによって除去できる。また、垂直信号線20に接続されたスイッチ素子の特性のパラッキに起因する縦筋状の固定パターンノイズについては、画素リセット前とリセット後の信号が同一の信号経路を通る構成となっており、別々のスイッチ素子(水平選択MOSトランジスタなど)を通ることがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これも原理的に発生することがないため、これを原理的に発生することがないため、これも原理的に発生することがないため、これを見ています。

[0034] 図5は、本発明の第2実施形態を示す構成 図である。図5において、単位画素58は、光電変換素 子であるフォトダイオード51、読み出しゲート部5 2、N⁺ 層からなるFD53、FDアンプMOSトラン ジスタ54、FDリセットゲート部55、垂直選択MO Sトランジスタ56および読み出し制御MOSトランジ スタ57から構成され、行列状に2次元配置されてい る。なお、図面上においては、簡略化のため、n行-m 列目の単位画素58のみを示している。

【0035】 この単位画素58において、フォトダイオード51は、基板表面側がPF層によって覆われた埋め込み型となっている。読み出しゲート部52は、フォトダイオード51とFD53の間のチャネルの上方に位し、フォトダイオード51で光電変換された信号電荷をFD53に読み出す動作を行う。FD53は、フォトダイオード51から読み出された信号電布を信号電圧に変換する。FDアンブMOSトランジスタ54は、FD53で変換された信号電店と管備を信号電圧に変換する。FDアンブMOSトランジスタ54は、FD53で変換された信号電店と管備でに変換して出力する。

【0036】そして、FDリセットゲート部55のゲート電極が1列前の水平読み出し線59m1に、垂直選択MOSトランジスタ56のゲート電極が垂直選択線60

が垂直読み出し線62 に、そのドレイン電極が水平読み 出し線59 m にそれぞれ接続されている。また、垂直信 号線610 一端と水平信号線63との間には、水平選択 MOSトランジスタ64が接続されている。

【0037】また、行選択のための垂直走室回路65站 よび列選択のための水平走室回路66が設けられている。そして、垂直走室回路65から出力される垂直跳み 出し走査パルスφVTnが垂直跳升出し線62に、垂直 選択走直パルスφVSnが垂直選択線60にそれぞれ即 加され、水平全直図路66から出力される水平読み出し 走査パルスφHRmが水平読み出し線59mに、水平選 択走査パルスφHRmが水平読み出し線59mに、水平選 収を力が上、線50kmの大下を対した

[0038] なお、水平走査回路66はリセット回路を 競ねており、この水平走壺回路66から出力される水平 読み出し走査がルスのHR肩は、水平読み出し線59m に与えられるとともに、次の列の水平読み出し線59m m+1にリセットパルスとして与えられる。このとき、水 平聴み出し線59m+1は、水平リセット線として機能することになる。

[0039] ここで、配線構造について説明する。配線 構造の一例としては、図の上下方向に延在する垂直信号 線61と水平筋み出し線59を第1層目の配線、図の左 右方向に延在する垂直選択線60と垂直誘み出し線62 を第2層日の配線、画素58おび画素間の遮光層を おる電源線を第3層目の配線によってそれぞれ形成する 3層配線構造とする。他の例としては、図の左右方向に 題の配線、図の上下方向に延結する垂直響解61と水 平読み出し線59を第2層目の配線、画素58および画 素間の遮光層を兼ねる電源線を第3層目の配線、画素58および画 素間の速光層を兼ねる電源線を第3層目の配線によって それぞれ形成する3層配線構造とする。

【0041】次に、上記構成の第2実施形態に係る増幅 型固体撮像素子の動作について、図6のタイミングチャートを用いて説明する。

[0042] ある一定期間入射した光が埋め込みフォト ゲイオード51で光電変換され、そこに信号電荷として 蓄積される。ここで、フォトダイオード51からFD5 3に信号電荷を読み出す前に(1画素節の信号が出力さ れている間に)、水平走雲回路66か51列前の水平読 か出し走査が以スの日Ra-1が出力され、水平読み出し ベルにリセットされる。

【0043】そのすぐ後に、水平走査回路66からm列 回の水平選択走査パルスのHS扉が出力されることで、 n行・m列目の職業の信辱出力期間となる。このとき、 垂直選択形金パルスのVSnが "H"レベルの状態にあ ることから、この信号出力期間中の前半では、FD53が リセットされた状態の信号がFDアンブMOSトランジ スタ54および垂直選択MOSトランジスタ56を介し て垂直信号線61に出力される。

【0044】また、この信号出力期間中の後半では、水 平走査回路66から水平読み出し走査パルスのHR_Ⅲ が 出力され、水平読み出し練59_Ⅲを介して読み出し制御 MOSトランジスタ57のドレイン電極に印加されることで、そのゲート電極には垂直読み出し走査パルスのソ 下_前が印加されていることから、当該MOSトランジス タ57がオン状態となり、フォトダイオード51からF D53ペ信号電荷が読み出され、さらにFDアンブMO Sトランジスタ54および垂直選択MOSトランジスタ 56を介して垂直信号線61に出力される。

【0045】その結果、出力しようとしているn行・m 列目の画素の信号出力期間中に、FD53は画素の信号電荷を読み出す前と後の2つの電位状態をとることにある。そして、それらの電位状態をFDアンブMOSトランジスタ54により増幅して得られる信号電流が、垂直信号線61から水平選択MOSトランジスタ64および水平信号線63を介してCD5回路67へ、画素の信号電荷を読み出す前と後の2つの電位状態に相当するノイズ成分と信号取分として順次供給される。

[0046] すなわち、 n番目の水平走査期間(1H)において、垂直走査回路 65 から出力される垂直読み出し走査 $(NL Q V V T_R)$ および垂直選択走査 $(NL Q V V T_R)$ ないそれぞれ立ち上がることによって n行目の画素行が選択される。この 1H期間における水平ブランキング期間を除く水平映像期間では、 n行目の画素行を水平に走査するために、水平走査回路 66 から出力される水平選択走査 $(NL Q V H V T_R)$ がそれぞれ立ち上がることによって信号電流が頻次出力される。

【0047】1画素の信号の内訳は、信号出力期間の前 半がFDリセット直後の信号(ノイズ成分)レベルで、 その後半が画素信号電荷をFD53に読み出した信号

(信号成分) レベルになる。このような動作を実現する ために、水平選択走査パルスφHS_m および水平読み出 上走査がルスφHR_m は違うタイミングで出力されるよ うになっている。すなわち、水平選択走査パルスφHS m については1 画素の期間全体で "H" レベルになり、 水平読み出上ますがルスφHR。については1 画素の期 [0048] その結果、先述したように、出力しようと している画素のFD53は予めその一つ前の画素から信 号成分が出力されている期間(水平読み出し走査がルス のHR_{m-1}が"H"レベルの期間)においてリセットさ れ、その画素の信号出力期間に入ると先ず、FD53が リケットされた状態の信号、即ちノイズ成分が出力され る。

[0049] そして、信号出力期間の後半では、垂直筋 み出し走査パルスφVRnがゲート電機に印加されることによってオン状態にある語み出し制御MのSトランジ スタ57を通して、水平読み出し走査パルスφHRnが 読み出しゲート部52のゲート電機に与えられることに より、埋め込みフォトダイオード51か6FD53に信 号電荷が読み出され、この信号電荷の読み出とによって 変動するFD53の電位がFDアンブMOSトランジス タ54で信号電流に変換され、画素の信号、即ち信号成 分として出力される。

[0050] このようにして出力された信号電流を、一例として、図3に示す回路構成のCDS回路67を通す ことにより、各画素のFDアンプMOSトランジスタ5 4の持つパラツキ、特にVthパラツキに起因する固定 パターンソイズを抑圧した映像信号を得ることができ る。

【0051】ここで、図3に示す回路構成のCDS回路 67における回路動作について、図7のタイミングチャ ートを用いて説明する。

【0052】水平選択走査がルスのHSaが"H"レベル状態にあるその期間の前半に、ノイズ成分の信号電流 1sigが入力端子31に入力され、電流電圧変換回路 32によって極性の反転した信号電圧Vsigが出力されている期間に合わせてクランプルルスのCLが立つ。する た、クランプMOSトランジスタ34が導通状態となり、クランプキャパシタ33とサンプルホールドMOSトランジスタ35の接続点の電位をクランプ電圧Vcl

に初期化する。
[0053] その後、水平選択走査パルスφ H Sm が "H" レベル状態にあるその期間の後半、即ち水平読み出し走査パルスφ H Rm が "H" レベル状態にある期間に、信号成分の信号電流 i si gが入力端子31に入力されると、電流圧変換回路 22 からそれた相当する信号電圧 V si gがクランプキャパシタ33の入力端側に 与えられる。これにより、クランプキャパシタ33の入力端側の電位が、そのノイズ成分と信号成分の差分に相当する電圧だけクランプ電圧 V cl を基準に変化する。
[0054] そして、サンブルホールドパルスφ S Hが立ち上がり、これに応答してサンプルホールドパルスφ S Hが立ち上がり、これに応答してサンプルホールドパルスφ S Hが立ち上がり、これに応答してサンブルホールドパルスφ S Hが立ち上がり、これに応答してサンブルホールドパルスφ S Hが立ち上がり、これに応答してサンブルスタースランブ電圧

ンプMOSトランジスタ54の持つ特性のバラツキ成分、主にVthバラツキを除去することができる。

【0055】上述したように、第2実施形態においては、フォトダイオード51として、埋め込みフォトダイナードカードを用いたことにより、暗電流による固定パターンノイズを効果的に抑えることができる。すなわち、半導体表面の準位から熱励起によって暗電流の支配的な発生要因となる電子が発生するが、フォトダイオード51の表面のPト層に存在する自由電電荷は正孔だけで、電子は枯渇状態にあるため、表面準位は正孔で満たされ、表面準位からの電子の発生が著しく減少する。したがって、暗電流行らや暗電流によるショットノイズを大幅に軽減できる。

【0056】また、フォトダイオード51からFD53 への信号電荷の読み出しを画素信号期間に行い、信号電荷の読み出しを画素信号期間に行い、信号電荷の読み出し前後の信号(ノイズのと信号成分)を順次出力し、その出力信号を相関二重サンブリングすることにより、各画素のFDアンブMOSトランジスタ54のVthバラツキによる固定パターンノイズを抑圧できる。しかも、信号電荷の読み出し前後の信号が同一の信号経路を通る構成となっており、別々のスイッチ素子(水平選択MOSトランジスタ)を通ることがないため、垂直信号線61に接続されたスイッチ素子の特性のバラツキに起因する縦筋状の固定パターンノイズについても抑圧できる。

[0057] 次に、第2実施形態における他の駆動タイミング 例を示すタイミングチャートであり、図9はその駆動タイミングチャートであり、図9はその駆動タイミング例におけるCD 5回路67の回路部件に係るタイミングチャートである。この駆動タイミング例では、水平読み出し走査がルスのHRmが "L" レベルに遷移した後に信号成分を読み出すようにした点を特徴としている。

【0058】 先ず、水平走査回路66から1列前の水平 読み出し走査パルスの日日8m-1が出力され、水平読み出 し線59m-1を介してFDリセットゲート部55のゲート ・電極に仰加されることで、FD53がVDDレベルに リセットされる。そのすぐ後に、水平走査回路66から m列目の水平選択走査パルスの日5mが出力されること で、n行 m列目の画素の信号出力期間となる。このさ き、リセットされたFD53のレベルに応じてFDアン ブMOSトランジスタ54で増幅されたノイズ成分が、 垂直選択MOSトランジスタ56を介して垂道信号線6 1へ、さらに水平選択MOSトランジスタ64を通して 水平信号線63へ出力される。

【0059】また、この信号出力期間中に、水平走査回路66から水平読み出し走査パルスのHRmが出力され、水平読み出し線59mを介して読み出し制御MOS

て、この読み出し制御MOSトランジスタ57を通して 水平読み出し走査バルスφHRmが印加されることで、 読み出しゲート部52がオン状態となるため、フォトダ イオード51に蓄積されていた信号電荷が読み出しゲー ト部52によってFD53へ読み出される。

[0060] 続いて、水平読み出し走査パルスφ H R n が消滅 (「上"レベルル選移) し、読み出し制御Mの5 トランジスタ57を通して読み出しゲート部52がオフ 状態となった後、FD53 不読み出された信号電荷に応じてFDアンブMのSトランジスタ54で増幅された信号成分が、垂直選択MのSトランジスタ56を介して垂直信号線61へ、さらに水平選択MのSトランジスタ64年通「ア水平信号線63へ出力される。

[0061] このようにして、画素の信号電荷を読み出す前と後の2つの電位状態に相当するノイス成分と信号 成分が水平信号線63へ出力され、さらにCDら回路67へ順次供給されて相関二重サンブリングが行われることで、各画素のFDアンブMOSトランジスタ54の持つパラツキ、特にVthパラツキに起因する固定パターンノイズが知乎される。

[0062] 特に、本駆動タイミング例では、ノイズ成分の読み出し時と信号成分の読み出し時で読み出しゲー 新52に印加されている電位が共に"L"レベル、即 ち同電位になるように、水平読み出し走査がルスのHR m が"L"レベルに遷移してから信号成分を読み出すような駆動タイミングとしているので、読み出しゲート部 52を構成するMOSトランジスタに起因する固定パタ ーンノイズをも確実に如圧できる。

[0063] また、本発明に係る固体機像素子において ・ 垂直避択走査パルスのVSn および垂直読み出し走 査パルスのVTn のタイミングに工夫を凝らすことによ って電子シャッタ動作も実現できる。図10は、電子シャッタ動作を行うときの垂直選択走査パルスのVSn お よび垂直読み出し走査パルスのVTn のタイミングチャートである。

[0064]電子シャッタ動作を行うときは、垂直読み出し走査/バルス ϕ VT $_n$ のタイミングが通常動作のとと違う。すなわち、n行目の画素行が読み出されるタイミングの前に、シャッタスピードに相当する時間だけ前もって、垂直選択走査/バルス ϕ V $_n$ だけ立たせ、フォトダイオード51からFD53への信号電荷の読み出しのみを行う。

【0065】このとき、ド行目の画素信号が出力されて いるとしたら、n行目の画素のFDアンブMOSトラン ジスタ54によって増幅された信号電流は、垂直選択走 査パルスのVSnが立たないので、n行目の画素信号が k行の画素信号に混ざって出力されることはない。その 荷の蓄積が再度開始され、n行目の画素行が読み出されるときになって、シャッタスピードの時間分だけ蓄積した信号電流が出力される。

[0066] また、電子シャッタ動作を目的としてフォ・ トダイオード51をリセットするために予めFD53に 読み出された不要な信号電荷は、水平読み出し走査パル スφΗR_BによってFD53が水平走査ごとにリセット され、電源VDDに接続されたリセットドレイン(N+ B)に吸収される。

[0067] 図11は、読み出しゲート部52がフォトダイオード51に過剰な光が入射して光電変換した信号電荷(電子)が隣接する画家などに漏れ混ななどのブルーミングという現象を抑止するオーバーフロー(アンチブルーミング)動作を行える様子を示した図である。同のでは、フォトダイオード51か6FDリセットゲート部55にかけてのボテンシャルダイアグラムを、蓄積状態(A)、読み出し状態(B)、FDリセット状態

(C)、オーバーフロー状態(D)の4状態について示している。

【0068】ここで、蓄積状態(A)におけるFD読み出しゲード部52のボデンシャルのROGが、0V(フ・オトダイオード51の来子分類域の電位)、以も高く設定されていることにより、強い入射光によって過剰に発生した信号電荷が、FD読み出しゲート部52を通してFD53にオーバーフローする(オーバーフロー)を信号電荷は、水平走査でとおよび画素信号がFD53に誘わ出される底的に行われるFDリセットきれた。映像信号に悪影響を与えないようにすることができる。

[0069] さらには、オーバーフロー動作によりFD 53までも溢れてしまうような強い光が入射するような 場合は、蓄積状態(A)におけるFDリセットゲート部 55のポテンシャルφRGを、蓄積状態(A)における FD読み出しゲート部52のポテンシャルφROGは引 電荷がフォトダイオード51に逆流することなく、FD リセットゲート部55を通してリセットドレインに吸収 され、映像信号に悪影響を与えないようにすることができる。

【0070】 このように、垂直連査・いスを垂直選択走査/バルスをVSn および垂直誘み出し走査/バルスのVSn および垂直誘み出し走査/バルスのVTのの2系統に分け、そのタイミング関係を適当に設定することにより、電子シャッ多動作を行うことも可能となる。しかも、読み出しゲート部52に対して読み出し動作の他に、画素信号のオーバーフロー動作をも持たせる構造としたことで、画素サイズを小さくすることができる。

【0071】なお、上記各実施形態においては、単位画

型固体操像素子に適用した場合について説明したが、本 発明は、これに限定されるものではなく、例えばFGア ンプ (フローティング・ゲート・アンプ) を増幅素子と して用いた構成の増幅型固体増像素子にも同様に適用可 能である。

[0072]

【発明の効果】以上説明したように、本発明によれば、 増塩機能を持つ単位画素が行列状に配置されてなる固体 機像素子において、単位画素の各々で画素信号を出力す るごとに各単幅素子の蓄積配をリセットするようにした ことにより、各単位画素からはリセット前とリセット後 の信号が、画素ごとに順次出力されるので、リセット前 とリセット後の信号の差分をことによって固定パタ ーンノイズを抑圧でき、しかもリセット前とリセット後 の信号を垂重信号線から水平信号線へ同一の信号経路を 起由して出力することができるため、縦筋状の固定パタ ーンノイズの発生も抑えることができる。

【図面の簡単な説明】

- 【図1】本発明の第1実施形態を示す構成図である。 【図2】第1実施形態の動作説明のためのタイミングチャートである。
- 【図3】 C D S 回路の構成の一例を示す回路図である。 【図4】 第1実施形態における C D S 回路の動作説明の ためのタイミングチャートである。
- 【図5】本発明の第2実施形態を示す構成図である。
- 【図6】第2実施形態の動作説明のためのタイミングチャートである。

- 【図7】第2実施形態におけるCDS回路の動作説明の ためのタイミングチャートである。
- 【図8】第2実施形態に係る他の駆動タイミング例を示すタイミングチャートである。
- [図9] 第2実施形態に係る他の駆動タイミング例におけるCDS回路の動作説明のためのタイミングチャートである。
- 【図10】電子シャッタ動作時の垂直走査パルスのタイ ミングチャートである。
- 【図11】アンチブルーミング動作を説明するボテンシャル図である。
- 【図12】従来例を示す構成図である。
- 【図13】課題を説明するための構成図である。

【図1】

